EP1C6Q240C8N ไอซี FPGA 185 I/O 240QFP

คำอธิบาย

อุปกรณ์ Cyclone® ประกอบด้วยสถาปัตยกรรมแถวและคอลัมน์สองมิติเพื่อใช้ตรรกะแบบกำหนดเองการเชื่อมต่อระหว่างคอลัมน์และแถวที่มีความเร็วต่างกันทำให้สัญญาณเชื่อมต่อระหว่าง LAB และบล็อกหน่วยความจำฝังตัวลอจิกอาร์เรย์ประกอบด้วย LAB โดยมี 10 LE ในแต่ละ LABLE คือหน่วยลอจิกขนาดเล็กที่ให้การใช้งานฟังก์ชันลอจิกของผู้ใช้อย่างมีประสิทธิภาพLAB จะถูกจัดกลุ่มเป็นแถวและคอลัมน์ทั่วทั้งอุปกรณ์อุปกรณ์พายุไซโคลนอยู่ในช่วงระหว่าง 2,910 ถึง 20,060 LEบล็อก M4K RAM เป็นบล็อกหน่วยความจำสองพอร์ตจริงที่มีหน่วยความจำ 4K บิตบวกพาริตี (4,608 บิต)บล็อกเหล่านี้มีพอร์ตคู่จริงเฉพาะ พอร์ตคู่ธรรมดา หรือพอร์ตเดียวที่มีหน่วยความจำกว้างถึง 36 บิตที่ความเร็วสูงสุด 250 MHzบล็อกเหล่านี้ถูกจัดกลุ่มเป็นคอลัมน์ในอุปกรณ์ระหว่าง LAB บางตัวอุปกรณ์ Cyclone มี RAM ในตัวระหว่าง 60 ถึง 288 Kbitsพิน I/O ของอุปกรณ์ไซโคลนแต่ละตัวถูกป้อนโดยองค์ประกอบ I/O (IOE) ซึ่งอยู่ที่ส่วนท้ายของแถวและคอลัมน์ LAB รอบขอบของอุปกรณ์พิน I/O รองรับมาตรฐาน I/O แบบปลายเดี่ยวและดิฟเฟอเรนเชียล เช่น 66 และ 33 เมกะเฮิรตซ์ มาตรฐาน PCI 64 และ 32 บิต และมาตรฐาน LVDS I/O สูงสุด 640 Mbpsแต่ละ IOE มีบัฟเฟอร์ I/O แบบสองทิศทางและรีจิสเตอร์สามตัวสำหรับลงทะเบียนสัญญาณอินพุต เอาต์พุต และเอาต์พุตที่เปิดใช้งานพิน DQS, DQ และ DM แบบสองวัตถุประสงค์พร้อมกับสายหน่วงเวลา (ใช้เพื่อจัดเฟสสัญญาณ DDR) ให้การสนับสนุนอินเทอร์เฟซกับอุปกรณ์หน่วยความจำภายนอก เช่น DDR SDRAM และอุปกรณ์ FCRAM ที่ความเร็วสูงสุด 133 MHz (266 Mbps)อุปกรณ์ Cyclone มีเครือข่ายสัญญาณนาฬิกาทั่วโลกและ PLL สูงสุดสองตัวเครือข่ายนาฬิกาทั่วโลกประกอบด้วยสายสัญญาณนาฬิกาทั่วโลกแปดเส้นที่ขับเคลื่อนไปทั่วทั้งอุปกรณ์เครือข่ายนาฬิกาทั่วโลกสามารถจัดหานาฬิกาสำหรับทรัพยากรทั้งหมดภายในอุปกรณ์ เช่น IOE, LE และบล็อกหน่วยความจำสายสัญญาณนาฬิกาทั่วโลกสามารถใช้เป็นสัญญาณควบคุมได้Cyclone PLL ให้การตอกบัตรเพื่อวัตถุประสงค์ทั่วไปด้วยการคูณนาฬิกาและการเลื่อนเฟส รวมทั้งเอาต์พุตภายนอกสำหรับการสนับสนุน I/O ดิฟเฟอเรนเชียลความเร็วสูง